rtl-design
/rtl-design
Pisze i zmienia RTL wraz z adnotacjami plików i ograniczeń, przegląda zgodność z wymaganiami i naprawia błędy.
- Autor
- chipweaver ↗
- Repozytorium
- veripower ↗
- Licencja
- MIT
- Ostatnia zmiana repozytorium
- 19.10.2026
Ocena i bezpieczeństwo
- Pliki w paczce
- 10
- Skrypty
- 3
- Komentarze HTML
- 0
- Adresy URL w SKILL.md
- 0
Brak sygnałów. Repozytorium zmienione 19.10.2026, bez odwołań do wycofanych modeli i API.
MIT, otwarta: można używać i zmieniać, z zachowaniem informacji o autorze.
- 3 skrypty w paczce. Przejrzyj je przed instalacją, bo Claude może je uruchomić.
Skrypty: scripts/rtl/__init__.py, scripts/rtl/__main__.py, scripts/rtl/result.py
Co robi i kiedy
Pisze i zmienia RTL wraz z adnotacjami plików i ograniczeń, przegląda zgodność z wymaganiami i naprawia błędy.
Oryginalny opis (EN)
Use when writing or modifying RTL and its file/constraint annotations, reviewing implementation against requirements, or repairing an implementation defect; not for running synthesis or functional regression as a pipeline stage.
Jak działa
- Implement and review
- Close
Podgląd SKILL.md
---
name: rtl-design
description: Use when writing or modifying RTL and its file/constraint annotations, reviewing implementation against requirements, or repairing an implementation defect; not for running synthesis or functional regression as a pipeline stage.
---
# RTL Design
Implement the required behavior and boundary, and resolve findings before delivering the RTL.
Read `{workdir}/dispatch.json` for the input locations. `design.md` proposes an architecture;
`requirements.json`, the original `intent`, `top-io.json` and `clocks.json` establish the applicable
requirements and boundary. Read the sources needed to assess a discrepancy. Upstream artifacts
are read-only; write this stage's work under `{workdir}`.
## Implement and review
Choose the module split to suit the task. Continue from carried RTL and use changed inputs,
reported failures and decisions in `dispatch.json` to scope repairs. Preserve unaffected work.
Implement directly or delegate cohesive parts using [child-task-contract.md](references/child-task-contract.md).
Coordinate shared interfaces and avoid concurrent edits to the same files.
Apply the toolchain constraints in [coding-rules.md](references/coding-rules.md), whether implementing directly or delegating.
Deliver `src/`, `rtl-files.json` and `constraint-annotations.json`. Their formats are in the matching
reference schemas. Integrate sources into one global compilation order in `rtl-files.json`, with
the required include search paths. Keep implementation annotations grouped by their owner.
Compile the complete file set before closure.
Have an independent reviewer assess the delivered RTL using
[rtl-review-task-contract.md](references/rtl-review-task-contract.md). Read the findings and their
supporting evidence. Resolve disagreements against the requirement, implementation and measurements;
request focused reassessment when evidence changes and retain the reviewer's findings.
Assess findings by their acceptance impact, including those labeled non-blocking. Repair demonstrated
violations here or return them to their owner; identify evidence needed to assess unmeasured risks.
Use targeted checks to validate repairs and consider affected integration behavior. Changes to
acceptance meaning require the user's actual authorization. An authorized change establishes a
new scope; it does not prove a previously unsupported technical claim.
## Close
Close when this stage's work is complete or an unresolved issue must return to the caller:
```bash
python3 <skill>/scripts/rtl/__main__.py finalize --workdir {workdir} \
[--fail-reason "<unresolved violation or incomplete work>"] [--fix-owner <rule>]
```
`<skill>` is this skill's directory. Finalize validates the file/annotation sidecars and source
presence. It cannot establish semantic correctness from those files. Supply `--fail-reason` for an
unresolved requirement violation, incomplete review or failed validation, even if the RTL compiles.
`stage_specific.fail_reason` carries that cause. Name the actual repair owner; local repair is
`rtl-design`. Leave ownership unresolved when the evidence does not identify it.
Exit 0 means `result.json` was written, pass or fail; return `STATUS: DONE` and let the caller route
it. Exit 2 means closure failed; resolve the reported cause or return `STATUS: BLOCKED <cause>`.
Pliki w paczce (10)
- SKILL.md 3 KB
- references/child-task-contract.md 1 KB
- references/coding-rules.md 1 KB
- references/constraint-annotations.schema.json 4 KB
- references/result.schema.json 2 KB
- references/rtl-files.schema.json 1 KB
- references/rtl-review-task-contract.md 2 KB
- scripts/rtl/__init__.py 1 KB
- scripts/rtl/__main__.py 2 KB
- scripts/rtl/result.py 4 KB
Wersje
| Repozytorium | Wynik | Licencja |
|---|---|---|
| Ta strona · chipweaver/veripower | 95 | MIT |
| hdl-tools/digital-chip-design-agents | 95 | MIT |
Migawka bazy z 28.10.2026 · wersja paczki e023edfff6d8 (skrót SHA-256 całej paczki)
Zgłoś problem z tym skillem: szkodliwa treść, błędny opis albo prośba autora o usunięcie.
Podobne skille
- 90rtl-p4-implement
Pisze pełną implementację RTL z mikroarchitektury, z lintem, przeglądem i testami jednostkowymi w fazie 4. - 100rtl-specification-consistency-checker
Sprawdza zgodność zachowania implementacji RTL z wysokopoziomową specyfikacją sprzętową, w tym wymaganiami protokołów, czasowymi i funkcjonalnymi, i wskazuje naruszenia specyfikacji. - 100rtl-p4s-bugfix
Naprawia błędy RTL z pełnym cyklem: aktualizacja testbencha i symulacja funkcjonalna, bo samo sprawdzenie lintem nie kończy pracy. - 100rtl-repair
Automatycznie naprawia ostrzeżenia lintu, błędy syntezy i niezgodności symulacji w kodzie RTL, na przykład w pliku Verilog z logami narzędzi. - 100phase2-rtl-verify
Sprawdza jakość RTL i zgodność z kontraktem L9 po wygenerowaniu RTL, SOF i testbencha referencyjnego przez design_one_shot_runner. - 100vivado-rtl-lint
Uruchamia linter RTL Vivado przed syntezą i analizuje jego raport, wykrywając problemy projektu w HDL.